现在全球最先进的半导体工艺已确认进入7nm，下一步还要进入5nm、3nm节点，制作难度渐渐的变大，其间晶体管结构的约束至关重要，未来的工艺需求新式晶体管。来自中科院的音讯称，我国科学家研制了一种新式笔直纳米环栅晶体管，它被视为2nm及以下工艺的首要技能候选，含义严重。
依据官方所说，根据全新的GAA晶体管结构，三星经过运用纳米片设备制作出了MBCFET（Multi-Bridge-Channel FET，多桥-通道场效应管），该技能可以明显增强晶体管功能，首要替代FinFET晶体管技能。
此外，MBCFET技能还能兼容现有的FinFET制作工艺的技能及设备，然后加快工艺开发及出产。
前不久三星还发布了3nm工艺的详细目标，与现在的7nm工艺比较，3nm工艺可将中心面积削减45%，功耗下降50%，功能提高35%。
从上面的信息也可以精确的看出GAA盘绕栅极晶体管的重要含义，而中科院微电子所先导中心朱慧珑研究员及其课题组日前打破的也是这一范畴，官方表明他们从2016年起针对相关根底器材和要害工艺展开了体系研究，提出并完成了世界上首个具有自对准栅极的叠层笔直纳米环栅晶体管（Vertical Sandwich Gate-All-Around FETs或VSAFETs），取得多项中、美发明专利授权。
这一研究成果近来宣布在世界微电子器材范畴的尖端期刊《IEEE Electron Device Letters》上（DOI: 10.1109/LED.2019.2954537）。
左上：STEM顶视图，用原子层选择性刻蚀锗硅的办法制作的直径为10纳米的纳米线（左）和厚度为23纳米的纳米片（右）
右上：具有自对准高k金属栅的叠层笔直纳米环栅晶体管(VSAFETs)的TEM 截面图（左）及HKMG部分扩大图（右）
下： pVSAFETs器材的结构和I-V特性：器材结构示意图（左），搬运特性曲线（中）和输出特性曲线（右）
据介绍，朱慧珑课题组体系地研制了一种原子层选择性刻蚀锗硅的办法，结合多层外延成长技能将此办法用于锗硅/硅超晶格叠层的选择性刻蚀，然后精确地操控纳米晶体管沟道尺度和有用栅长；初次研制出了笔直纳米环栅晶体管的自对准高k金属栅后栅工艺；其集成工艺与干流先进CMOS制程兼容。课题组终究制作出了栅长60纳米，纳米片厚度20纳米的p型VSAFET。原型器材的SS、DIBL和电流开关比（Ion/Ioff）分别为86mV/dec、40mV和1.8x105。
